

## 热电制冷技术在芯片热管理中的应用

逯 瑶<sup>1</sup>, 范馨月<sup>1</sup>, 罗 杰<sup>1</sup>, 刘文静<sup>1</sup>, 赵立东<sup>2</sup>

(1. 南方科技大学深港微电子学院, 广东 深圳 518000; 2. 北京航空航天大学材料科学与工程学院, 北京 100191)

**摘 要:** 随着集成电路技术的不断进步, 高性能芯片的散热问题成为制约其稳定性与效率的关键瓶颈。热电制冷技术基于 Peltier 效应, 通过精准温度控制和高效热量传递, 已展现出巨大的应用潜力。本文从热电制冷的原理出发, 系统综述了近室温热电材料的性能提升策略与芯片热管理中的集成应用。重点探讨了多级结构设计、柔性薄膜器件以及与其他冷却技术的集成优化, 同时分析了技术发展面临的挑战与改进方向。展望未来, 热电制冷将在新型材料研发、集成优化及多功能应用中发挥更大作用, 为高性能电子设备提供高效可靠的热管理解决方案。

**关键词:** 热电技术; 芯片; 半导体材料; 薄膜器件; 热管理

中图分类号: TQ175 文献标志码: A 文章编号: 0454-5648(2025)04-0849-13

网络出版时间: 2025-02-19



在摩尔定律的持续驱动下, 集成电路芯片中的晶体管数量在过去数十年间实现了从数千到数百亿的指数级增长, 这一高集成度不仅显著地增强了芯片的处理性能, 同时也带来了功耗与热量的急剧增加<sup>[1-2]</sup>。以英伟达最新推出的 GPU 为例, 该 GPU 在仅 608 mm<sup>2</sup> 的芯片面积内集成了多达 763 亿个晶体管, 展现了前所未有的性能飞跃, 同时也带来了严峻的散热问题<sup>[3]</sup>。在高集成度的背景下, 局部温度过高不仅会引发芯片性能下降, 甚至可能导致芯片遭受永久性损坏<sup>[4]</sup>。

因此, 开发高效的热管理技术以应对局部化瞬态高热流和不均匀温度分布的问题已成为当务之急<sup>[5]</sup>。目前, 芯片热管理面临的挑战愈发复杂<sup>[6-7]</sup>, 不仅包括局部热点的快速升温, 还涉及瞬态高热流导致的热积累效应。此外, 由于现代芯片内部结构复杂、各功能单元功耗分布不均, 不均匀的温度场可能引发性能退化、可靠性下降甚至器件失效的问题。在高功率密度运行条件下, 传统散热手段往往难以满足微型化和高集成度的设计需求, 进一步突

显了开发高效、精准且动态适应的热管理技术的必要性。而传统的热管理技术主要依赖被动散热, 例如通过散热器、导热基板、热界面材料和翅片等结构将芯片热量导出。尽管这些方法简单可靠, 但其性能受限于材料的导热能力和散热结构的设计, 对现代芯片中频繁出现的瞬态高热流场景显得力不从心。此外, 被动散热高度依赖封装材料和设计空间, 难以适应更高集成度芯片的热管理需求。为克服这些问题, Skadron 等<sup>[8]</sup>提出了动态热管理策略, 例如动态电压频率缩放、任务迁移和调度等, 通过实时监测芯片的温度变化, 动态调整功率负载和芯片工作状态以缓解局部过热。然而, 现阶段动态热管理的调控能力有限, 无法直接改善芯片内部的热量传递效率。在此背景下, 主动热管理技术逐渐成为现代芯片热管理的重要方向。主动热管理通过外部供能实现芯片内部温度的主动调节, 其主要优势包括高精度、快速响应和适应复杂热流分布的能力。常见的主动热管理方法包括 PWM 频率调控、栅极电阻调节、冷却风扇控制、液态金属磁流体泵

收稿日期: 2024-12-03。 修订日期: 2024-12-23。

基金项目: 国家自然科学基金青年基金项目(52402232); 松山湖材料实验室开放课题(2023SLABFN15); 广东省基础与应用基础研究基金区域联合基金青年基金项目(2023A1515110512); 南方科技大学科研启动项目(Y01796223)。

第一作者: 逯 瑶(1988—), 女, 博士, 助理教授;

范馨月(2003—), 女, 本科生。

通信作者: 逯 瑶(1988—), 女, 博士, 助理教授;

赵立东(1979—), 男, 博士, 教授。

Received date: 2024-12-03. Revised date: 2024-12-23.

First author: LU Yao (1988—), female, Ph.D., Assistant Professor;  
FAN Xinyue (2003—), female, Undergraduate student.

E-mail: luy8@sustech.edu.cn; 2704651491@qq.com

Correspondent author: LU Yao (1988—), female, Ph.D., Assistant Professor;  
ZHAO Lidong (1979—), male, Ph.D., Professor.

E-mail: luy8@sustech.edu.cn; zhaolidong@buaa.edu.cn

以及热电冷却(TEC)等技术<sup>[9]</sup>, 这些技术通过主动调控芯片热量的传递路径和散热效率, 可以显著降低芯片工作温度。其中, 基于 Peltier 效应的热电冷却技术因其清洁、无噪音、可靠性高和灵活设计的特点, 在主动热管理中表现出独特优势。热电冷却技术能够实现局部温度的精准调节, 特别适用于高功率密度芯片的局部热点管理。然而, 热电冷却在芯片应用中也面临重要挑战。传统热电材料和器件的设计目标通常是优化温控性能, 即在冷端和热端之间建立足够的温差( $\Delta T$ ), 从而维持精准的温度调节。然而, 芯片热管理场景中的主要需求往往是增强散热效果, 即高效将芯片内部产生的热量传递至外部环境。这意味着, 传统热电材料较低的热导率( $\kappa$ )虽有助于维持温差, 但在高热流密度散热需求下反而成为限制因素。因此, 主动热管理对材料和器件的要求与传统的制冷和发电应用有显著不同。这对热电材料的优化设计和器件集成提出了新的挑战, 要求研究人员从材料性能、器件结构到集成策略全面创新。为了解决上述挑战并推动主动热管理技术的进一步发展, 深入理解其理论基础显得尤为重要。

## 1 热电技术基础与芯片热管理中的关键参数分析

热电技术的理论基于 3 种效应<sup>[5]</sup>。首先是 1821 年 Thomas Johann Seebeck 发现的 Seebeck 效应, 它揭示了温差驱动下不同导体或半导体闭合回路中电动势的生成机制, 为温差发电奠定了理论基础。其次是 1834 年 Jean Charles Athanase Peltier 提出的 Peltier 效应, 即电流通过 2 种不同导体的接点时引发的吸热或放热现象; 它是 Seebeck 效应的逆效应, 也是热电制冷技术的核心理论, 通过灵活调节电流方向即可实现制冷与加热功能的快速切换。最后在 1856 年由 William Thomson 提出 Thomson 效应, 其是指存在温度梯度的均匀导体中通有电流时, 导体中除了产生和电阻有关的焦耳热以外, 还要吸收或放出汤姆逊热量; 这是一种测量热电材料内部载流子熵变的体效应, 可以从根本上提高冷却能力<sup>[10]</sup>。热电制冷技术, 作为一种基于 Peltier 效应的主动冷却方法, 其核心在于利用 p 型和 n 型半导体材料的电偶效应, 通过精细调控电流引导下载流子(p 型材料中的空穴与 n 型材料中的电子)在冷端与热端之间进行高效热量转移, 从而实现精确的温度控制(如

图 1a 所示)。图 1b 展示了片上热电冷却器的基本结构。图 1c 展示了热电冷却器的材料组成、器件结构及应用潜力。图 1d 总结了过去 14 年  $\text{Bi}_2\text{Te}_3$  基薄膜热电器件的冷却温差和制冷性能系数。可以看到在其冷却温差持续稳定在 10 K 左右时, 热电冷却器表现出较高的温差和较优的能效, 这为其小型化、低功耗化和高效性提升提供了可能<sup>[2]</sup>。

衡量热电材料性能的关键参数为无量纲热电优值( $zT$ ), 其计算公式为<sup>[11]</sup>:

$$zT = S^2 \sigma T / \kappa \quad (1)$$

其中:  $S$  为 Seebeck 系数;  $\sigma$  为电导率;  $T$  为绝对温度。然而, Seebeck 系数、电导率和热导率参数深受载流子特性、能带结构和微结构等因素的影响, 并且它们之间存在复杂的相互耦合关系, 使得单一参数的优化变得极具挑战性<sup>[12]</sup>。

对于芯片主动热管理的要求与传统热电的发电以及制冷材料有所不同, 因此, 针对芯片主动热管理的特殊需求, Adams 等<sup>[13]</sup>提出了更适用于热电制冷材料与器件设计的最大散热功率( $Q_{\text{on-max}}$ )公式:

$$Q_{\text{on-max}} = K(T_h - T_c) + \frac{(ST_h)^2}{2R} \quad (2)$$

其中:  $T_h$  和  $T_c$  分别为器件热端和冷端的温度。基于此, 为了达到最大的散热功率, 需要综合优化材料和设计参数。选择具有高热功率因子(PF)、高热导率和低电阻的材料。

此外, 器件的器件制冷效率是衡量热电冷却器性能的关键指标, 也称为制冷性能系数(COP), 是衡量其冷却效果的关键指标, 其数值的高低直接反映了制冷效率的优劣。其计算公式为:

$$\text{COP} = \frac{T_c}{T_h - T_c} \times \frac{\sqrt{1 + zT} - T_h/T_c}{\sqrt{1 + zT} + 1} \quad (3)$$

虽然热电制冷在芯片主动热管理中的应用展现了诸多优势, 但同时也伴随着一系列挑战。首先, 热电制冷在高功率密度芯片上的冷却效率有限, 特别是当芯片的功耗和热流密度较高时, 传统热电制冷可能无法及时将热量传导出去。此外, 热电冷却器本身的散热问题也需要解决, 如果热电制冷无法有效散热, 热量会在器件界面处积聚, 导致冷却效果下降。近年来, 关于芯片上热电制冷技术的研究层出不穷。Li 等<sup>[2]</sup>重点讨论了芯片上热电冷却器的原理以及材料、器件的制备与集成, 他们强调探索新的制备方法和发现近室温新型制冷材料对于提高热电制冷器性能至关重要。Chen 等<sup>[3]</sup>综合回顾了最

新的芯片热电冷却器的进展，并从材料制备、器件设计以及系统逻辑等方面总结了基本原理，强调了目前的自冷却设计可以同时实现能量收集和热管理，并可以通过按需系统进一步提高冷却效率。有

关热电制冷在可穿戴电子领域的应用方面,Shi 等<sup>[11]</sup>概述了智能纺织品中可编织热电材料和器件的状况，包括物理机制、材料制备、器件结构和应用等方面。




图 1 片上热电冷却器原理、结构及应用示意图  
Fig. 1 Schematic diagram of principles, structures, and applications of TECs

本文在借鉴前人研究成果的基础上，系统性地阐述了近室温材料的热电制冷性能及其在芯片热管理中的应用潜力，并深入探讨了热电器件在芯片集成与封装过程中的技术研发进展及面临的挑战。本文旨在为从事芯片热管理与散热设计的研究人员提供具有指导意义的参考，不仅有助于深化对热电制冷技术在集成电路性能提升与效率优化方面的理解，同时也为推动该技术在高性能电子设备中的创新应用与进一步研究提供了重要的理论基础和实践支持。

## 2 热电制冷材料的制备与性能

当前，科研人员正通过多种策略提升热电材料的  $zT$  值，这些策略涵盖了纳米结构设计、掺杂改性以及多相复合等方面<sup>[14]</sup>。其中，引入纳米结构能够显著降低材料的晶格导热系数，从而提高  $zT$  值；掺

杂改性则通过精确控制材料的掺杂过程，优化载流子浓度，实现 Seebeck 系数和电导率的双重提升；而多相复合能够在保持较高电导率的同时，有效降低整体的热导率。根据使用温度的不同，热电材料可以划分为近室温和中高温 2 类，前者适用于消费类电子设备，后者则适用于特殊工业环境。鉴于目前手提电脑和智能手机等便携式电子设备的处理芯片正常工作温度普遍在 20~100 °C 之间，开发高性能的近室温热电制冷材料与器件对于推动片上冷却技术的发展具有重要意义。因此，本节将概述几种在芯片冷却中应用较为广泛的近室温热电材料。

### 2.1 碲化铋( $\text{Bi}_2\text{Te}_3$ )基材料与器件

$\text{Bi}_2\text{Te}_3$  因其优异的热电性能，在近室温热电冷却市场中占据主导地位(其 2022 年市场交易额为 6.93 亿美元，预计到 2027 年将增长至 10.54 亿美元)<sup>[15]</sup>。 $\text{Bi}_2\text{Te}_3$  是一种窄带隙半导体，带

隙约为 0.15 eV，熔点为 858 K，具有较高的热稳定性和化学稳定性。其晶体结构为层状菱面体(如图 2a 所示)，由 Bi 和 Te 原子层交替排列，层间通过范德华力结合，这种结合方式导致 Bi<sub>2</sub>Te<sub>3</sub>材料的

力学性能较差。电阻变化法得到 Bi<sub>2</sub>Te<sub>3</sub> 的电迁移活化能约为 0.80 eV<sup>[16]</sup>，与金属材料相比要大得多,使其更适合在高温、高电流密度等极端条件下作为热电材料使用。




图 2 热电材料的晶体结构与制备工艺  
Fig. 2 Crystal structures and fabrication methods of TE materials

通过合理的掺杂、纳米结构设计及优化生产工艺技术，可以显著提高 Bi<sub>2</sub>Te<sub>3</sub>材料的性能。近年来，研究者开发了一系列高性能 Bi<sub>2</sub>Te<sub>3</sub>基复合材料。Zhu 等<sup>[17]</sup>通过引入电子转移势阱和提高织构度，显著提升了 n 型(Bi,Sb)<sub>2</sub>(Te,Se)<sub>3</sub> 材料的 Seebeck 系数，同时保持较高的电导率。此外，他们通过构建多尺度声子散射中心，降低了材料的热导率。该材料在 300~575 K 范围内的平均 zT 值为 1.3。Zhuang 等<sup>[18]</sup>通过在(Bi,Sb)<sub>2</sub>Te<sub>3</sub> 中掺入 BiI<sub>3</sub> 和 Zn，利用 BiI<sub>3</sub> 引入纳米孔隙以降低导热系数，同时 Zn 的掺杂提高了电导率，使得材料在 348 K 时的 zT 值提升至 1.55。在近年来针对 Bi<sub>2</sub>Te<sub>3</sub> 基材料性能优化的研究中，除了通过掺杂与纳米结构设计实现热电性能提升外，研究者们也尝试通过创新的工艺技术来进一步提高材料的应用效果。例如，We 等<sup>[19]</sup>采用丝网印刷工艺制备了 Bi<sub>2</sub>Te<sub>3</sub> 厚膜，接着在 500 °C 时退火，获得了 2100 μW/(m·K<sup>2</sup>) 的室温功率因子和 0.6 的 zT 值。

Sun 等<sup>[20]</sup>提出了一种结合 Bi<sub>2</sub>Te<sub>3</sub> 基厚膜与相变批量转移集成的微型热电冷却器的设计策略，

该策略实现了精确的厚度控制和较高的热电性能。高密度集成的微型热电冷却器表现出最大冷却温差 40.6 K、最大冷却通量 56.5 W/cm<sup>2</sup> 以及高温控精度(0.01 K)和可靠性(超过 30 000 次循环)。此外，该器件的归一化功率密度达 2.14 μW/(m·K<sup>2</sup>)，为高性能厚膜微型热电冷却器的开发提供了通用路径，具有广泛的应用前景。Dong 等<sup>[21]</sup>采用液态 Te 辅助生长法，在多晶薄膜中获得了与单晶相当的高取向(00l)-Bi<sub>2</sub>Te<sub>3</sub> 基薄膜。如图 2e 所示，液态 Te 迅速扩散至整个薄膜表面，促进了各向异性生长速率的提升。同时，由于垂直方向的空间受限于沉积态薄膜的总厚度，使得平行于基底的晶粒相较于垂直于基底的晶粒有更大的生长空间，导致那些不平行于基底的小晶粒被溶解。获得 Bi<sub>2</sub>Te<sub>3</sub> 基薄膜高取向性有助于获得高迁移率，过量 Te 诱导的层错易获得低晶格热导率，使得 p 型 Bi<sub>0.4</sub>Sb<sub>1.6</sub>Te<sub>3</sub> 和 n 型 Bi<sub>2</sub>Te<sub>3</sub> 薄膜的平面内 zT 值分别达 1.5 和 1.1。基于几何设计的高取向薄膜的平面器件在热斑消除实验中实现了 8.2 K 温差，证实了 Te 辅助生长法对高取向 Bi<sub>2</sub>Te<sub>3</sub>

薄膜及平面器件设计的巨大益处,也为下一代集成电路主动热管理带来重要启示。Kim 等<sup>[22]</sup>采用电沉积和倒装芯片键合工艺,制备了 n 型  $\text{Bi}_2\text{Te}_3$  薄膜,薄膜在室温下的功率因子为  $550 \mu\text{W}/(\text{m}\cdot\text{K}^2)$ 。Zhang 等<sup>[23]</sup>通过磁控溅射法制备了高度(001)取向的  $\text{Bi}_2\text{Te}_3$  薄膜,薄膜在室温下的功率因子达到  $3370 \mu\text{W}/(\text{m}\cdot\text{K}^2)$ 。

尽管上述研究在  $\text{Bi}_2\text{Te}_3$  薄膜的热电性能提升方面取得了显著进展,然而,室温下  $\text{Bi}_2\text{Te}_3$  材料的脆性和不灵活性仍然限制了其在实际应用中的广泛采用,尤其是在柔性电子器件和可穿戴设备领域。因此,Lu 等<sup>[24]</sup>从  $\text{Bi}_{0.5}\text{Sb}_{1.5}\text{Te}_3$ (BST)和  $\text{Bi}_2\text{Te}_{2.7}\text{Se}_{0.3}$ (BTS)单晶(SC)剥离出 p 型和 n 型  $\text{Bi}_2\text{Te}_3$  基柔性薄膜的方法,显著提高了材料的柔韧性,并最大限度地减少了热梯度作用下载流子传输的恶化。实验结果表明,这些柔性薄膜在经过约 1000 次弯曲循环后依然保持良好的柔韧性,并且在室温, p 型和 n 型薄膜的功率因子分别达到了  $4.2 \text{ mW}/(\text{m}\cdot\text{K}^2)$  和  $4.6 \text{ mW}/(\text{m}\cdot\text{K}^2)$ ,表现出超高的热电性能。这一进展为  $\text{Bi}_2\text{Te}_3$  基材料在低品位热收集和柔性热电设备中的应用提供了新的可能。

## 2.2 硒化物基材料及器件

尽管以碲化铋为基的材料体系是当前最广泛应用的热电制冷材料,Te 元素在地壳中的稀缺程度限制了其广泛应用。因此,探索和开发新型热电制冷材料及器件至关重要。硒基硫属化合物因其优异的热电性能,尤其是内在低热导率( $\kappa$ )的特性,成为目前的研究热点<sup>[25]</sup>。近年来,多个新兴材料如 PbSe、SnSe 等展现了巨大的潜力。Zhao 等<sup>[26-27]</sup>通过筛选研究发现,SnSe 晶体具有优异的热电性能,有望成为新一代高性能绿色制冷材料。Qin 等<sup>[28]</sup>则通过调控多能带的 Synglisis 效应(即通过调节动量空间与能量空间),实现了 p 型 SnSe 晶体室温热电性能的显著提升。基于 p 型 SnSe 晶体的热电器件实现了最大 45.7 K 的制冷温差,达到商用  $\text{Bi}_2\text{Te}_3$  基制冷器件的 70%。与此同时,Liu 等<sup>[29]</sup>采用掺 Cu 填补 Sn 空位的方法,采用缺陷工程有效提高了载流子迁移率,使 SnSe 的室温  $zT$  值达到 1.4,并且其热电制冷器件在热端温度为室温时能够实现 61.2 K 的制冷温差,接近 p 型商用  $\text{Bi}_2\text{Te}_3$  的水平。除了 SnSe 外,PbSe 材料因其高载流子迁移率和低热导率,通过实现低中温高热电性能,也具有潜在的制冷潜力。通过优化晶格平整度和引入液态 Cu 离子,Pang 等<sup>[30]</sup>实现了 PbSe 在 300~800 K 温度范围内的  $zT$  值达到 1.8。

Qin 等<sup>[31]</sup>通过晶格素化策略,进一步提高了 PbSe 的迁移率,可将 n 型 PbSe 在中温区间的优异热电性能转移到室温,实现室温  $zT$  值约 0.9,搭配 p 型 SnSe 搭建的无 Ter 热电器件可以实现 73.3 K 的制冷温差。除此之外,Liu 等<sup>[32]</sup>通过生长制备高质量的 PbSe 晶体结合缺陷调控策略实现晶格素化,大幅优化了 p 型 PbSe 的中低温热电性能,最优样品实现了约 0.7 的室温  $zT$  值,并且在高温端  $T_{\text{H}}=300 \text{ K}$  时能够实现约 42 K 的最大制冷温差。

近年来,随着对室温热电材料的需求不断增加,硒化银( $\text{Ag}_2\text{Se}$ )作为一种新兴的热电材料,开始引起了研究者的兴趣。 $\text{Ag}_2\text{Se}$  是一种典型的 n 型窄带隙半导体<sup>[33]</sup>,具有低温的  $\alpha\text{-Ag}_2\text{Se}$  相(如图 2b 所示)和高温的  $\beta\text{-Ag}_2\text{Se}$  相,相变温度约为  $406 \text{ K}$ <sup>[34]</sup>。由于其带隙较窄(0.15 eV), $\beta\text{-Ag}_2\text{Se}$  表现出半导体性质,而  $\alpha\text{-Ag}_2\text{Se}$  则表现为金属超离子特性, $\text{Ag}^+$  在  $\text{Se}^{2-}$  的刚性亚晶格中自由移动<sup>[35]</sup>。一系列研究成果证明了  $\text{Ag}_2\text{Se}$  作为近室温热电材料的优势,其性能甚至可与  $\text{Bi}_2\text{Te}_3$  相媲美。例如,Jood 等<sup>[36]</sup>制备的 n 型块体  $\text{Ag}_2\text{Se}$  在 300~375 K 温度范围内实现了 0.9~1.0 的高  $zT$  值,Hou 等<sup>[37]</sup>制备的  $\text{Ag}_2\text{Se}$  锭获得了 0.96 的高室温  $zT$  值。研究表明,通过调节 Ag/Se 比例可以调节载流子浓度,例如,Wang 等<sup>[38]</sup>通过溶液合成策略优化了  $\text{Ag}_2\text{Se}$  的热电性能,制备的多孔结构块体材料在 380 K 时的  $zT$  值达到 0.84。此外, $\text{Ag}_2\text{Se}$  的优异性能使其逐渐成为柔性热电薄膜和器件的候选材料<sup>[39-45]</sup>。Zhou 等<sup>[46]</sup>利用脉冲激光沉积技术制备了  $\text{Ag}_{2.06}\text{Se}$  薄膜,获得了  $1750 \mu\text{W}/(\text{m}\cdot\text{K}^2)$  的最佳室温功率因子。Perez 等<sup>[47]</sup>通过脉冲混合反应磁控溅射方法制备的 n 型  $\text{Ag}_2\text{Se}$  薄膜在  $103 \text{ }^\circ\text{C}$  时获得最大功率因子为  $4655 \mu\text{W}/(\text{m}\cdot\text{K}^2)$ ,其室温  $zT$  值高达 1.2。本课题组<sup>[48-51]</sup>采用低成本的湿化学方法在尼龙膜基底上制备了柔性  $\text{Ag}_2\text{Se}$  薄膜。湿化学方法具有操作简便、成本低廉以及在大面积基底上均匀沉积的优势,并且能够在较低温度下进行,避免对基底材料的热损伤,非常适合柔性电子器件的制备。制备的柔性薄膜在 300 K 时的功率因子为  $987.4 \mu\text{W}/(\text{m}\cdot\text{K}^2)$ ,并在弯曲 1000 次后电导率保持率为 93%。此外,还开发了 n 型柔性  $\text{Ag}_2\text{Se}/\text{Ag}/\text{CuAgSe}$  复合薄膜<sup>[52]</sup>,该复合薄膜在 300 K 时的功率因子达到  $2231.5 \mu\text{W}/(\text{m}\cdot\text{K}^2)$ ,且在弯曲 1000 次后功率因子保持率达 90%。进一步地,探索了  $\text{Ag}_2\text{Se}$  与 MXene 材料的跨维度复合<sup>[53]</sup>,利用 MXene 的二维层状结构与  $\text{Ag}_2\text{Se}$  高结晶度之间的协同作

用, 制备的复合薄膜在室温下的功率因子达到  $2125 \mu\text{W}/(\text{m}\cdot\text{K}^2)$ , 且在弯曲 3000 次后电导率仅下降 7%。MXene 的二维层状结构提供了丰富的界面, 增强了声子散射, 从而有效降低了热导率。此外, MXene 的高导电性有助于提升复合材料的整体电导率, 这些特性在提高复合薄膜热电性能方面发挥了关键作用。由于  $\text{Ag}_2\text{Se}/\text{MXene}$  界面处存在的能量过滤效应, 导致  $|S|$  有所增加(如图 2d)。一系列研究成果都证明了  $\text{Ag}_2\text{Se}$  作为近室温热电材料的优势, 其热电性能甚至可与  $\text{Bi}_2\text{Te}_3$  热电材料相媲美。

### 2.3 镁(Mg)基合金

由于 Te 元素与 Ag 元素在地球上的稀缺性, 因此当前热电材料研究的一个重要方向是寻找更为易得的材料。Mg 基化合物由于其较高的  $zT$  值<sup>[54]</sup>以及相对较低的成本, 引起了许多研究者的注意。在接近室温的条件下, Mg 基化合物的性能可与  $\text{Bi}_2\text{Te}_3$  媲美。此外,  $\text{Mg}_3\text{Bi}_2$  材料表现出各向同性的热电性能, 这使得其在热电臂的制备过程中更为简化和高效。Li 等<sup>[55]</sup>发现, 在传统的共价化合物中, 滑移层之间的定向化学键合通常会在滑移过程中发生键断裂, 导致裂纹形成。然而,  $\text{Mg}_3\text{Sb}_2$  和  $\text{Mg}_3\text{Bi}_2$  中的化学键打破了这一限制, 通过动态调整方向性而避免断裂, 赋予材料高塑性和优异的机械性能(如图 2c 的  $\text{Mg}_3\text{Sb}_2$  晶体结构)。Mao 等<sup>[54]</sup>构建了一个由 n 型  $\text{Mg}_{3.2}\text{Bi}_{1.498}\text{Sb}_{0.5}\text{Te}_{0.002}$  和 p 型  $\text{Bi}_{0.5}\text{Sb}_{1.5}\text{Te}_3$  组成的单电偶。最终测得  $\text{Mg}_{3.2}\text{Bi}_{1.498}\text{Sb}_{0.5}\text{Te}_{0.002}$  的  $zT$  值为 0.9。且在  $T_h=350 \text{ K}$  下实现了约 91 K 的温差, 显示出 n 型镁铋基材料在热电冷却应用中前景广阔。Ying 等<sup>[56]</sup>通过增加 Mg 的含量并将烧结温度提高至 1073 K, 成功制备了 n 型  $\text{Mg}_3\text{Sb}_{0.6}\text{Bi}_{1.4}$  块体, 其  $zT$  值达到了 1.1。将该材料组装成热电冷却器, 固定热端温度为 347 K 时, 冷端温度最低可降至 72 K。Li 等<sup>[55]</sup>通过调整 Bi 的含量, 制成富含 Bi 的多晶  $\text{Mg}_3\text{Sb}_{0.5}\text{Bi}_{1.498}\text{Te}_{0.002}$  材料, 室温实现了约 43% 的压缩应变和 0.72 的  $zT$  值, 这一性能超越了已知的塑性热电半导体。多晶  $\text{Mg}_3\text{Sb}_{2-x}\text{Bi}_x$  展现出的高塑性和强度赋予了材料卓越的韧性, 使其能够轻易切割成  $100 \mu\text{m}\times 100 \mu\text{m}$  以下的颗粒, 且边缘保持完好。他们基于高性能  $\text{Mg}_3\text{Sb}_{0.5}\text{Bi}_{1.498}\text{Te}_{0.002}$  材料制备的面内型和面外型热电薄膜, 其柔性可与聚合物基热电薄膜相比。Liu 等<sup>[57]</sup>通过精细的微结构设计, 旨在消除晶界电阻, 从而提升 n 型  $\text{Mg}_{3.2}\text{Bi}_{1.5}\text{Sb}_{0.5}$  材料的电学特性。最终在 323~423 K 的宽温度范围内, 材料

的  $zT$  值均高于 1。并且, 在热侧温度  $T_h=323 \text{ K}$  且工作电流为 5 A 的条件下, 制造的模块在 10 K 和 20 K 温差下的最大制冷性能系数分别达到 2.6 和 1.0, 实现的性能可与商用  $\text{Bi}_2\text{Te}_3$  热电模块相媲美。此外, 还将高性能 p 型  $\alpha\text{-MgAgSb}$  与  $\text{Bi}_2\text{Te}_3$  组装成热电器件, 通过优化界面匹配和降低晶界电阻的设计显著提高了器件的热电转换效率和功率密度。

通过分析当前主流热电材料的性能优化与应用潜力, 可以发现不同材料体系在芯片热管理中各具优势:  $\text{Bi}_2\text{Te}_3$  基材料在近室温范围内表现出优异的热电性能, 并且已成熟应用于商业化冷却器件; 硒化物材料(如  $\text{Ag}_2\text{Se}$ 、 $\text{SnSe}$ 、 $\text{PbSe}$ )以低热导率和高载流子迁移率为特点, 通过纳米结构调控展现出与  $\text{Bi}_2\text{Te}_3$  相当的性能, 并具备更广泛的资源可得性; Mg 基合金则凭借其高塑性、低成本和各向同性的热电性能, 特别适合柔性电子和高集成度芯片的热管理需求。然而, 这些材料在高功率密度芯片热管理中仍面临挑战, 尤其在高热流密度场景下需兼顾导热与维持温差的平衡。器件的小型化、长寿命与可靠性要求, 以及对散热效率的极限突破, 亟需新材料与结构设计的支持。近些年, 研究者通过高通量筛选和理论建模开发了一些具有潜力的新型热电材料, 为芯片主动热管理提供了新思路。例如, Heusler 合金(如  $\text{GaSbLi}_2$ 、 $\text{HgPbCa}_2$ 、 $\text{SnTiRu}_2$  等)凭借其能带非对称性和高功率因子, 在室温条件下展现出优异的主动冷却性能, 特别适用于小温差下的精确温控<sup>[58]</sup>。此外, 关联电子材料和磁声子拖曳金属(如  $\text{CePd}_3$  和  $\text{Co}$ )通过提高热功率因子, 在高功率密度芯片的瞬态热流管理中表现出显著冷却效率<sup>[13]</sup>。未来, 通过优化这些材料的电子结构与热输运性能, 有望为高效热电制冷技术在复杂散热场景中的应用开辟新途径。

## 3 芯片上热电制冷器件的结构

尽管通过改进制备工艺可以显著提高热电材料的  $zT$  值, 但在高能耗应用场景中, 热电制冷器件仍存在性能瓶颈, 这使得对其结构进行精细化设计尤为重要。目前, 用于芯片级应用的微型热电制冷器件主要有面外型热电器件和面内型热电器件两种。芯片热管理对热电制冷器件提出了小型化、集成化和高效热管理的具体要求, 包括采用超薄<sup>[59]</sup> ( $<50 \mu\text{m}$ ) 薄膜结构, 直接贴附芯片热点区域, 通过优化热电元件几何尺寸(如 n 型和 p 型材料的宽度

比)和模块化布局实现高效局部冷却,同时尽可能减少界面热阻和电接触热损失。器件设计还需具备高功率密度热流处理能力( $>1000 \text{ W/cm}^2$ )和毫秒级快速热响应特性<sup>[59-60]</sup>,并与 CMOS 工艺等芯片制造流程兼容。材料方面可采用多晶硅锗或纳米结构超晶格,并结合双面散热设计与导热层优化提升热扩散能力,确保可靠性和量产性。

### 3.1 面外型微型热电制冷器件

微型热电制冷器件通常采用传统的垂直分层结

构,即面外型结构,由多个 p 型和 n 型热电臂组成,如图 3a 所示。与平面薄膜结构相比,面外型结构展现了更低的电阻和热阻<sup>[61]</sup>,特别适用于局部高热流密度区域的热管理<sup>[20]</sup>。然而,在微纳尺度上制造面外型结构时,热电臂与电极的精确粘合是一项复杂且充满挑战的技术难题。为了解决这一难题,目前已开发了多种技术来改善界面结合,包括电镀<sup>[62]</sup>、倒装芯片技术<sup>[22]</sup>、互补金属氧化物半导体<sup>[63]</sup>、电化学沉积(ECD)<sup>[64]</sup>和光刻技术<sup>[62]</sup>。




图 3 微型热电制冷器的结构、制造工艺及多级应用设计

Fig. 3 Structures, fabrication processes, and multi-stage designs of micro thermoelectric coolers

倒装芯片技术<sup>[22]</sup>用于将半导体芯片精确附着于外部电路的焊料凸块上,通过该技术能够将电极材料沉积至微型热电臂上,并已成功应用于通过电化学沉积<sup>[64]</sup>制备的 Bi-Te 和 Sb-Te 微型热电腿的电极键合。所制备的热电装置由 242 对腿组成,腿的厚度在  $2.5 \sim 20.2 \mu\text{m}$  之间。此外,脉冲电镀<sup>[62]</sup>和光刻技术<sup>[62]</sup>也被用于制造微型热电器件,其中热电腿直径为  $200 \mu\text{m}$ ,厚度为  $10 \mu\text{m}$ 。电化学沉积被认为是一种成本效益较高且在制备高热电性能厚膜方面具有潜在优势的方法。利用该技术制备的热电器件,实现了材料与自支撑柔性基板的集成,热电腿的直径和厚度分别达到  $600 \mu\text{m}$  和  $200 \mu\text{m}$ 。如图 3b 所示,具有 4 个垂直层的微型热电制冷器包括基板、底部触点、热电元件和顶部桥接触点,由改进的电化学沉积<sup>[64]</sup>和常规的光刻技术<sup>[62]</sup>制造。改进的电化学沉积方法<sup>[64]</sup>将热电材料(n 型  $\text{Bi}_2(\text{Se}_{0.1}\text{Te}_{0.9})_3$  和 p 型

$(\text{Bi}_{0.25}\text{Sb}_{0.7})_2\text{Te}_3$ )转移到金电解质浴中,并在每次沉积后在热电腿顶部电镀  $1 \mu\text{m}$  厚的金层,从而有效避免了后续工艺中的氧化,并进一步降低了金与热电腿之间的接触电阻。

热电冷却器通常被设计成微芯片,并逐渐成为确保大功率 LED 芯片稳定长效运行的有效热管理解决方案。图 3c 为热电冷却器在 LED 上的制备流程。首先,将 p 型  $\text{Bi}_{0.5}\text{Sb}_{1.5}\text{Te}_3$  和 n 型  $\text{Bi}_2\text{Te}_{2.7}\text{Se}_{0.3}$  块体精确放置在橡胶模具中,然后将它们焊接至基板上的铜层。TEC 由 17 对元件组成,尺寸为  $11.50 \text{ mm} \times 11.50 \text{ mm} \times 3.15 \text{ mm}$ <sup>[65]</sup>。为了实现更高的制冷性能,多级级联热电制冷器被证明是一个有效的技术方案。Zhao 等<sup>[66]</sup>提出了一种用于优化多级热电冷却器几何结构的设计范式(图 3d)。该方法通过调整每一级的最大性能系数来实现制冷效率和温差的最大化。与传统通过调整每一级最大制冷量电流

的方法相比,该新设计不仅实现了相同的温差效果,还显著提升了制冷性能系数并降低了能耗。相应的多级级联热电制冷器件已被成功制造,三级和四级器件分别实现了 108.6 K 和 126.8 K 的温差,与模拟预测的偏差不超过 5%。此外,利用该设计方法,基于  $\text{Bi}_2\text{Te}_3$  的 5 级器件在 300 K 环境温度下预计可达到 146.3 K 的最大温差。若采用异质低温热电材料,最大温差甚至可提升至 161.5 K,刷新了多级热电制冷技术的温差纪录,这证明了新设计在实现更高温差和能效方面的显著优势。

### 3.2 面内型薄膜热电制冷器件

随着芯片热管理需求的提升,微型化、集成化的散热方案愈发重要。薄膜热电制冷技术因其结构紧凑、冷却效率高,尤其在刚性芯片的高密度热管理中展现出优势,薄膜器件通过其平面内热传导特性优化冷却效率,特别适用于高度集成与低功耗的应用场景。薄膜热电冷却器通常采用面内型结构,这种设计使得冷却面和加热面处于同一平面内,从而简化制造工艺。随着可穿戴设备和柔性电子的发展,对柔性薄膜器件的需求愈发迫切。相比于面外型器件,柔性薄膜器件采用柔性衬底(如聚酰亚胺),不仅继承了高效散热性能,还能适应复杂曲面和动态变形,更加适用于柔性电子。然而,这类装置的制造复杂度较高,主要挑战包括微纳尺度下材料的精确加工、热电臂与电极间的高质量界面结合,以及对热电性能一致性的严格控制。

Gong 等<sup>[67]</sup>提出了一种基于柔性聚酰亚胺衬底的新型级联平面内热电薄膜制冷器(图 3e 和图 3f),用于实现高效的片上热点冷却。该器件占用面积为  $10\text{ mm} \times 10\text{ mm}$ ,由聚酰亚胺基板、金属电极、热电臂和级联环组成,并采用放射状结构设计以增加吸热面积比。通过两个级联环将器件分为 3 级,从而有效增强平面内热流、增加热电臂的数量和冷端面积,显著提升冷却潜力。该器件的总厚度仅为约  $35\text{ }\mu\text{m}$ ,非常适合微尺度集成应用。此外,该结构可通过成熟的微纳制造工艺进行加工,适用于大规模生产。同时,Nie 等<sup>[68]</sup>通过有限元仿真优化多级结构的热电制冷器,研究了输入电流、热电臂厚度及级联数量对器件性能的影响,发现通过优化参数可以显著提升冷却温差与效率,减少各级之间的热阻也是关键因素之一。为了克服传统  $\text{Bi}_2\text{Te}_3/\text{Sb}_2\text{Te}_3$  薄膜材料的机械强度与电接触性能不足的问题,Su 等<sup>[69]</sup>采用 SiGe 纳米晶薄膜,展示了其在机械强度、低毒性与制造兼容性上的优势。SiGe 薄膜不仅可以

有效减少寄生热损失,还能通过结合多物理场仿真优化设计提升冷却效率。此外,Goncalves 等<sup>[70]</sup>结合共蒸发法与紫外光刻技术,为面内型薄膜热电制冷器提供了更高的集成性和更广阔的工业化应用前景。在柔性电子设备、高功率密度集成电路以及可穿戴设备等领域,这些创新的薄膜制冷技术展现了极大的潜力,为微电子与新能源技术的发展提供了新的解决方案。然而在实际应用中,对于薄膜热电制冷技术依然面临基板寄生热损失的巨大挑战<sup>[71]</sup>。目前,已有多种技术被开发以应对这一挑战,例如通过移除支撑基板以减少寄生热损失,或采用创新设计增加有效冷却面积<sup>[72]</sup>。

## 4 芯片上热电制冷器的集成与封装

芯片的热管理不仅需要关注热电制冷器的效率,还必须考虑热电制冷装置与芯片之间的热界面、封装材料的导热性能以及封装结构的散热效率。在传统的集成方案中,热电冷却器通常安装在芯片表面,直接接触芯片背面,通过热界面材料(TIM)将热量有效传导至外部散热器。然而,随着芯片集成度的不断提升,简单的集成方法已无法满足日益复杂的热管理需求。微型热电制冷器的集成面临多重挑战,首先是尺寸与功耗的平衡。为了适应高集成度芯片的需求,热电冷却器必须设计得非常小巧,这虽然减少了空间占用和功耗,但也在一定程度上限制了其制冷效果,因为较小的尺寸难以提供足够的制冷能力来有效管理高热流密度的芯片。其次是散热瓶颈:热电冷却器的热端与外部散热器之间的热传导效率较低,尤其在高热流密度条件下,散热瓶颈显著影响整体性能。此外,可靠性问题也不容忽视:由于热电冷却器的尺寸较小,电极的粘合和连接至关重要,一旦出现接触不良或电极损坏,制冷器的性能将大幅下降。针对这些挑战,研究人员提出了多种解决方案,例如,采用纳米导热材料显著提高热电制冷器的热传导效率<sup>[73]</sup>,以及使用倒装芯片技术<sup>[22]</sup>和高导热率的热界面材料<sup>[74]</sup>以缓解散热瓶颈。

芯片的热管理需要全面考虑整个封装的热阻和芯片散发的热流密度<sup>[59]</sup>。为有效降低热阻,可以选择不同的封装架构。封装架构主要分为二维(2D)和三维(3D)2 类<sup>[75]</sup>。二维架构通过将多个硅芯片并行连接在同一封装内实现,除此之外,为了提高互连密度,2D 增强架构使用不同介质来加强芯片间的互连,这些介质可进一步细分为有机介质和无机介质,形成 2D 有机(2DO)和 2D 硅基(2DS)2 种子类别。三

维架构则通过将两个或多个芯片垂直堆叠，从而显著提升整体性能，包括更高的带宽和更低的延迟。然而，三维堆叠技术也增加了互连层和后端工艺层 (BEOL) 的复杂度，使得其热阻高于二维封装，导致封装内部温度升高。为了解决这一问题，必须开发高效的热管理策略，如在堆叠结构的顶部和底部同时冷却，实现双面冷却。

图 4a 和图 4b 分别展示了超薄热电冷却器与 2D 和 3D 芯片封装集成的示意图，显示热电冷却

器能够轻松附着在主要芯片封装上并提供冷却功能。Gong 等<sup>[76]</sup>基于 Taguchi-Grey 方法开发了一种 3D 电子封装中薄膜热电冷却器 (TFTEC) 的系统级优化框架。图 4c 展示了集成薄膜热电冷却器的 2D 电子封装的示意图，其中尺寸为 10.0 mm×10.0 mm×0.4 mm 的碳化硅 (SiC) 芯片通过热界面材料连接至集成散热器 (IHS)。使用 Bi<sub>2</sub>Te<sub>3</sub>/Sb<sub>2</sub>Te<sub>3</sub> 超晶格材料制备的 2 mm×2 mm 薄膜热电制冷器嵌入热界面材料中并直接连接到集成散热器，以增强散热能力。




图 4 薄膜热电冷却器的封装结构、集成设计及应用示意图

Fig. 4 Schematic diagram of packaging structures, integrated designs, and application of thin-film thermoelectric coolers

随着热电技术的不断发展，研究人员发现将热电制冷与其他冷却技术 (如风冷、液冷) 相结合，可以形成协同优化的冷却方案，从而显著提高散热性能，尤其适用于高功耗、高热流密度的应用场合。未来的研究方向可能包括优化不同冷却技术之间的协调机制，进一步提升系统的效率和灵活性。这种混合冷却系统在降低芯片温度的同时，具备更高的灵活性和效率。例如 Siddique 等<sup>[77]</sup>提出将 TE 模块与液冷系统相结合。结果表明该系统可以比商用系统多将热侧温度降低 4 °C。Sun 等<sup>[78]</sup>将 TE 模块与重力辅助热管相结合。测试结果表明，与传统的风冷相比，该系统的冷却性能提高了 64.8%。如图 4d 所示，热电制冷和微通道冷板的组合冷却结构包括芯片层、热电冷却器层、微通道冷板层、槽板层和

冷却剂分配层。Cong 等<sup>[79]</sup>研究发现，在热电冷却器与微通道的组合冷却方案中，微通道冷板充当热电制冷热侧的散热器，可以有效提高其冷却能力。Belarbi 等<sup>[80]</sup>将空气喷射冲击冷却与 TE 冷却相结合，可使 CPU 的冷却性能提高 15%。Gupta 等<sup>[81]</sup>开发的衬底集成微热电冷却器 (Sim 热电制冷) 能够对电子和光子集成器件进行有效的温度控制。相较于传统的独立式微型热电制冷柱，微热电冷却器热电制冷的最大温度梯度变化范围是其 6 倍。如图 4e 展示的热电制冷器架构中，散热器能够与印刷电路板集成，玻璃基板被划分为信号传输、功率传输、被动和主动热管理等不同模块。这种集成方法消除了与微型热电冷却器相关的额外制造成本，并为设计人员提供了更大的灵活性，使他们能够定制基板

热设计, 以适应需要热调整的芯片区域的变化。如图 4f 所示, 谷歌公司<sup>[82]</sup>设计的专利 2.5D/3D 集成电路(IC)封装点冷却热电冷却器实现了热电冷却器与芯片的紧密封装。这种封装方法在动态调控能力和整体热管理效率方面具有显著优势, 可以根据实时温度变化智能调节热电制冷模块的工作状态, 从而在提高散热效率的同时降低能耗, 确保芯片的稳定运行。此方案通过将热电制冷与被动冷却相结合, 形成了一种智能动态调控的冷却系统, 能够根据芯片温度变化实时调节热电制冷模块的运行状态, 从而实现高效的热管理。该封装整合了多个低功率组件与高功率组件的集成, 提供了一种高效的热管理解决方案, 有效降低了低功率组件在正常运行时的温度, 同时不对封装的被动冷却散热器的热性能产生不利影响。这项专利巧妙结合了传统被动冷却散热器与主动冷却的热电冷却元件。尽管被动冷却散热器在成本上更具优势, 但在实际应用中, 热电制冷模块与其他冷却方式的结合在面对高温差时, 仍存在制冷性能系数显著下降的问题。这些挑战需要进一步的优化设计和材料创新, 以确保系统的长期稳定性和高效性。

## 5 总结与展望

热电制冷技术在高性能芯片热管理及其他先进应用领域展示了广阔的潜力, 但其大规模应用仍面临诸多挑战, 包括材料性能、系统集成复杂性及成本效益等问题。未来的发展需要聚焦以下几个关键领域: 材料研发、器件设计、系统集成以及与其他冷却技术的协同发展。在材料研发方面, 进一步优化热电材料的  $zT$  值和成本效益是关键。尽管传统的  $\text{Bi}_2\text{Te}_3$  基材料在近室温范围内表现优异, 但其高成本和稀缺性限制了商业化应用。未来研究应探索新型替代材料, 如  $\text{Ag}_2\text{Se}$  和  $\text{Mg}$  基合金, 这些材料具备较高的热电转换效率, 且  $\text{Mg}$  基合金在资源可得性和成本上更具优势。此外, 通过纳米结构设计、界面调控和掺杂改性等策略, 可以显著提高材料的电导率并降低热导率, 从而提升整体性能。此外, 研究应进一步关注材料的热稳定性和可靠性, 以满足实际应用中的严苛需求。多级热电制冷结构的优化是提升冷却性能的关键。通过串联多个热电制冷模块, 不仅能够有效降低冷端温度, 还可提升整体制冷效率。同时, 器件的小型化、智能化和多功能集成是未来的重要发展方向。例如, 集成散热、能量收集和实时传感功能的多功能器件可以为复杂电

子系统提供全方位支持。此外, 柔性薄膜热电器件在可穿戴设备与柔性电子领域具有显著优势, 其设计需进一步优化, 以实现高可靠性、高功率密度及长寿命性能。

系统集成方面, 需要实现热电制冷与其他冷却技术(如风冷、液冷和相变材料)的协同优化。结合智能监测与动态控制系统, 可以针对热流密度的实时变化进行自适应调节, 从而实现更高效的热管理。废热回收技术的引入则可进一步提升能源利用效率, 构建绿色智能化的散热系统。未来的系统设计需要更加注重全局优化, 特别是在高复杂度芯片中的应用。热电制冷技术将作为核心主动冷却手段, 与传统被动冷却技术相结合, 实现动态分布式热管理, 确保芯片在高功率密度运行下的稳定性。与智能控制技术的深度融合也被认为是提升热管理效率的有效途径。通过实时监测芯片温度和运行状态, 智能控制系统可以动态调节热电制冷器的工作模式, 实现精准的温度调控和能源优化。在高功耗、高热流密度的场景下, 这种智能化的混合冷却方案将显著增强散热效果。近年来, 基于柔性可穿戴设备的快速发展, 柔性热电制冷器件凭借适应复杂曲面形状和小型化设计的灵活性, 为提升用户舒适性、实现设备轻量化和高集成度提供了高效可靠的散热解决方案, 展现出广阔的应用前景。

综上所述, 热电制冷技术尽管面临高成本、材料可持续性及效率提升等挑战, 但其在高性能芯片热管理及其他领域的应用前景依然广阔。通过材料创新、结构设计优化及系统集成的不断进步, 热电制冷技术不仅有望应对未来电子器件散热的挑战, 还将在能源回收、智能设备和柔性电子等领域发挥重要作用, 为高效、绿色电子系统的发展提供全新动力。

### 参考文献:

- [1] SABER H H, HAJIAH A E, ALSHEHRI S A. Sustainable self-cooling framework for cooling computer chip hotspots using thermoelectric modules[J]. Sustainability, 2021, 13(22): 12522.
- [2] LI C, LUO Y, LI W, et al. The on-chip thermoelectric cooler: advances, applications and challenges[J]. Chip, 2024, 3 (2): 100096.
- [3] CHEN W Y, SHI X L, ZOU J, et al. Thermoelectric coolers for on-chip thermal management: Materials, design, and optimization[J]. Mater Sci Eng R Rep, 2022, 151: 100700.
- [4] EL-GENK M S, SABER H H. Composite spreader for cooling computer chip with non-uniform heat dissipation[J]. IEEE Trans Compon Packag Technol, 2008, 31(1): 165–172.
- [5] ZHANG Q H, DENG K F, WILKENS L, et al. Micro-thermoelectric devices[J]. Nat Electron, 2022, 5(6): 333–347.
- [6] PEDRAM M, NAZARIAN S. Thermal modeling, analysis, and management in VLSI circuits: Principles and methods[J]. Proc IEEE, 2006, 94(8): 1487–1501.
- [7] SHARIFI S, ROSING T Š. Accurate direct and indirect on-chip

- temperature sensing for efficient dynamic thermal management[J]. *IEEE Trans Comput Aided Des Integr Circuits Syst*, 2010, 29(10): 1586–1599.
- [8] SKADRON K, STAN M R, SANKARANARAYANAN K, et al. Temperature-aware microarchitecture: Modeling and implementation[J]. *ACM Trans Archit Code Optim*, 2004, 1(1): 94–125.
- [9] KUPRAT J, VAN DER BROECK C H, ANDRESEN M, et al. Research on active thermal control: Actual status and future trends[J]. *IEEE J Emerg Sel Top Power Electron*, 2021, 9(6): 6494–6506.
- [10] CHEN Z W, ZHANG X Y, ZHANG S X, et al. Demonstration of efficient Thomson cooler by electronic phase transition[J]. *Nat Mater*, 2025, 24: 34–38.
- [11] SHI X L, SUN S, WU T, et al. Weavable thermoelectrics: Advances, controversies, and future developments[J]. *Mater Futures*, 2024, 3(1): 012103.
- [12] DING J M, ZHAO W R, JIN W L, et al. Advanced thermoelectric materials for flexible cooling application[J]. *Adv Funct Mater*, 2021, 31(20): 2010695.
- [13] ADAMS M J, VEROSKY M, ZEBARJADI M, et al. Active Peltier coolers based on correlated and magnon-drag metals[J]. *Phys Rev Applied*, 2019, 11(5): 054008.
- [14] XIE H Y, ZHAO L D. Origin of off-centering effect and the influence on heat transport in thermoelectrics[J]. *Mater Futures*, 2024, 3(1): 013501.
- [15] LIU Q L, LU Y D, ZHU H T, et al. Multiscale ordered architecture in bismuth telluride alloys for miniature thermoelectric coolers[J]. *Sci Bull*, 2024, 69(3): 295–298.
- [16] REN C J, ZHU W, ZHOU J, et al. Electromigration reliability and activation energy of Bi<sub>2</sub>Te<sub>3</sub> thermoelectric film[J]. 2022, 120(6): 062105.
- [17] ZHU B, LIU X X, WANG Q, et al. Realizing record high performance in n-type Bi<sub>2</sub>Te<sub>3</sub>-based thermoelectric materials[J]. *Energy Environ Sci*, 2020, 13(7): 2106–2114.
- [18] ZHUANG H L, HU H H, PEI J, et al. High ZT in p-type thermoelectric (Bi, Sb)<sub>2</sub>Te<sub>3</sub> with built-in nanopores[J]. *Energy Environ Sci*, 2022, 15(5): 2039–2048.
- [19] WE J H, KIM S J, KIM G S, et al. Improvement of thermoelectric properties of screen-printed Bi<sub>2</sub>Te<sub>3</sub> thick film by optimization of the annealing process[J]. *J Alloys Compd*, 2013, 552: 107–110.
- [20] SUN X W, YAN Y D, KANG M, et al. General strategy for developing thick-film micro-thermoelectric coolers from material fabrication to device integration[J]. *Nat Commun*, 2024, 15(1): 3870.
- [21] DONG G Y, FENG J H, QIU G J, et al. Oriented Bi<sub>2</sub>Te<sub>3</sub>-based films enabled high performance planar thermoelectric cooling device for hot spot elimination[J]. *Nat Commun*, 2024, 15(1): 9695.
- [22] KIM M Y, OH T S. Thermoelectric thin film device of cross-plane configuration processed by electrodeposition and flip-chip bonding[J]. *Mater Trans*, 2012, 53(12): 2160–2165.
- [23] ZHANG Z W, WANG Y, DENG Y, et al. The effect of (001) crystal plane orientation on the thermoelectric properties of Bi<sub>2</sub>Te<sub>3</sub> thin film[J]. *Solid State Commun*, 2011, 151(21): 1520–1523.
- [24] LU Y, ZHOU Y, WANG W, et al. Staggered-layer-boosted flexible Bi<sub>2</sub>Te<sub>3</sub> films with high thermoelectric performance[J]. *Nat Nanotechnol*, 2023, 18(11): 1281–1288.
- [25] QIN B C, KANATZIDIS M G, ZHAO L D. The development and impact of tin selenide on thermoelectrics[J]. *Science*, 2024, 386(6719): eadp2444.
- [26] ZHAO L D, TAN G J, HAO S Q, et al. Ultrahigh power factor and thermoelectric performance in hole-doped single-crystal SnSe[J]. *Science*, 2016, 351(6269): 141–144.
- [27] ZHAO L D, LO S H, ZHANG Y S, et al. Ultralow thermal conductivity and high thermoelectric figure of merit in SnSe crystals[J]. *Nature*, 2014, 508(7496): 373–377.
- [28] QIN B C, WANG D Y, LIU X X, et al. Power generation and thermoelectric cooling enabled by momentum and energy multiband alignments[J]. *Science*, 2021, 373(6554): 556–561.
- [29] LIU D R, WANG D Y, HONG T, et al. Lattice plainification advances highly effective SnSe crystalline thermoelectrics[J]. *Science*, 2023, 380(6647): 841–846.
- [30] PANG H M, QIN Y X, QIN B C, et al. Realizing ultrahigh thermoelectric performance in n-type PbSe through lattice plainification and introducing liquid-like Cu ions[J]. *Adv Funct Mater*, 2024, 34(33): 2401716.
- [31] QIN Y X, QIN B C, HONG T, et al. Grid-plainification enables medium-temperature PbSe thermoelectrics to cool better than Bi<sub>2</sub>Te<sub>3</sub>[J]. *Science*, 2024, 383(6688): 1204–1209.
- [32] LIU S B, WEN Y, BAI S L, et al. Lattice plainification leads to high thermoelectric performance of P-type PbSe crystals[J]. *Adv Mater*, 2024, 36(25): 2401828.
- [33] LIANG J S, QIU P F, ZHU Y, et al. Crystalline structure-dependent mechanical and thermoelectric performance in Ag<sub>2</sub>Se<sub>1-x</sub>S<sub>x</sub> system[J]. *Research*, 2020, 2020: 6591981.
- [34] FANG C M, DE GROOT R A, WIEGERS G A. Ab initio band structure calculations of the low-temperature phases of Ag<sub>2</sub>Se, Ag<sub>2</sub>Te and Ag<sub>3</sub>AuSe<sub>2</sub>[J]. *J Phys Chem Solids*, 2002, 63(3): 457–464.
- [35] CONN J B, TAYLOR R C. Thermoelectric and crystallographic properties of Ag<sub>2</sub>Se[J]. *J Electrochem Soc*, 1960, 107(12): 977.
- [36] JOOD P, CHETTY R, OHTA M. Structural stability enables high thermoelectric performance in room temperature Ag<sub>2</sub>Se[J]. *J Mater Chem A*, 2020, 8(26): 13024–13037.
- [37] HOU S H, LIU Y J, YIN L, et al. High performance wearable thermoelectric generators using Ag<sub>2</sub>Se films with large carrier mobility[J]. *Nano Energy*, 2021, 87: 106223.
- [38] WANG H Y, LIU X F, ZHANG B, et al. General surfactant-free synthesis of binary silver chalcogenides with tuneable thermoelectric properties[J]. *Chem Eng J*, 2020, 393: 124763.
- [39] JIANG C, DING Y F, CAI K F, et al. Ultrahigh performance of n-type Ag<sub>2</sub>Se films for flexible thermoelectric power generators[J]. *ACS Appl Mater Interfaces*, 2020, 12(8): 9646–9655.
- [40] LI J J, LIU Y, WANG Z X, et al. Ultra-flexible self-supporting Ag<sub>2</sub>Se/nylon composite films for wearable thermoelectric devices[J]. *Compos Part B Eng*, 2023, 265: 110946.
- [41] HU Q X, LIU W D, ZHANG L, et al. SWCNTs/Ag<sub>2</sub>Se film with superior bending resistance and enhanced thermoelectric performance via *in situ* compositing[J]. *Chem Eng J*, 2023, 457: 141024.
- [42] JIANG C, WEI P, DING Y F, et al. Ultrahigh performance polyvinylpyrrolidone/Ag<sub>2</sub>Se composite thermoelectric film for flexible energy harvesting[J]. *Nano Energy*, 2021, 80: 105488.
- [43] LU Y M, HAN X W, WEI P, et al. Nanoengineering approach toward ultrahigh power factor Ag<sub>2</sub>Se/polyvinylpyrrolidone composite film for flexible thermoelectric generator[J]. *Chem Eng J*, 2024, 485: 149793.
- [44] HU Q X, LIU W D, ZHANG L, et al. Carrier separation boosts thermoelectric performance of flexible n-type Ag<sub>2</sub>Se-based films[J]. *Adv Energy Mater*, 2024: 2401890.
- [45] LU Y, QIU Y, CAI K, et al. Ultrahigh performance PEDOT/Ag<sub>2</sub>Se/CuAgSe composite film for wearable thermoelectric power generators[J]. *Mater Today Phys*, 2020, 14: 100223.
- [46] ZHOU K X, CHEN J K, ZHENG R K, et al. Non-epitaxial pulsed laser deposition of Ag<sub>2</sub>Se thermoelectric thin films for near-room temperature applications[J]. *Ceram Int*, 2016, 42(10): 12490–12495.
- [47] PEREZ-TABORDA J A, CABALLERO-CALERO O, VERALONDONO L, et al. High thermoelectric zT in n-type silver selenide films at room temperature[J]. *Adv Energy Mater*, 2018, 8(8): 1702024.
- [48] DING Y F, QIU Y, CAI K F, et al. High performance n-type Ag<sub>2</sub>Se film on nylon membrane for flexible thermoelectric power generator[J]. *Nat Commun*, 2019, 10(1): 841.
- [49] LU Y, QIU Y, CAI K F, et al. Correction: Ultrahigh power factor and flexible silver selenide-based composite film for thermoelectric devices[J]. *Energy Environ Sci*, 2020, 13(4): 1287–1288.
- [50] LU Y, LI X, CAI K F, et al. Enhanced-performance PEDOT:PSS/Cu<sub>2</sub>Se-based composite films for wearable thermoelectric power generators[J]. *ACS Appl Mater Interfaces*, 2021, 13(1): 631–638.
- [51] LU Y, DING Y F, QIU Y, et al. Good performance and flexible PEDOT:PSS/Cu<sub>2</sub>Se nanowire thermoelectric composite films[J]. *ACS*

- Appl Mater Interfaces, 2019, 11(13): 12819–12829.
- [52] LU Y, QIU Y, CAI K F, et al. Ultrahigh power factor and flexible silver selenide-based composite film for thermoelectric devices[J]. Energy Environ Sci, 2020, 13(4): 1240–1249.
- [53] QIN J, LU Y, LIU W J, et al. Modulating carrier transport by cross-dimensional compositing of Ag<sub>2</sub>Se/MXene for high-performance flexible thermoelectrics[J]. J Mater Chem A, 2024, 12(28): 17586–17595.
- [54] MAO J, ZHU H T, DING Z W, et al. High thermoelectric cooling performance of n-type Mg<sub>3</sub>Bi<sub>2</sub>-based materials[J]. Science, 2019, 365(6452): 495–498.
- [55] LI A R, WANG Y C, LI Y Z, et al. High performance magnesium-based plastic semiconductors for flexible thermoelectrics[J]. Nat Commun, 2024, 15(1): 5108.
- [56] YING P J, WILKENS L, REITH H, et al. A robust thermoelectric module based on MgAgSb/Mg<sub>3</sub>(Sb, Bi)<sub>2</sub> with a conversion efficiency of 8.5% and a maximum cooling of 72 K[J]. Energy Environ Sci, 2022, 15(6): 2557–2566.
- [57] LIU Z H, GAO W H, OSHIMA H, et al. Maximizing the performance of n-type Mg<sub>3</sub>Bi<sub>2</sub> based materials for room-temperature power generation and thermoelectric cooling[J]. Nat Commun, 2022, 13(1): 1120.
- [58] LUO H F, LI X, WANG Y X, et al. High-throughput screening of room temperature active Peltier cooling materials in Heusler compounds[J]. NPJ Comput Mater, 2022, 8: 199.
- [59] CHOWDHURY I, PRASHER R, LOFGREEN K, et al. On-chip cooling by superlattice-based thin-film thermoelectrics[J]. Nat Nanotechnol, 2009, 4(4): 235–238.
- [60] NIMMAGADDA L A, SINHA S. Thermoelectric property requirements for on-chip cooling of device transients[J]. IEEE Trans Electron Devices, 2020, 67(9): 3716–3721.
- [61] QIN B C, ZHAO L D. Progress and challenges for thermoelectric cooling: From materials and devices to manifold applications[J]. Mater Lab: doi: 10.54227/mlab.20230032.
- [62] ZHANG W H, YANG J K, XU D Y. A high power density micro-thermoelectric generator fabricated by an integrated bottom-up approach[J]. J Microelectromech Syst, 2016, 25(4): 744–749.
- [63] LI Y, BUDDHARAJU K, SINGH N, et al. Effect of electrical contact resistance in a silicon nanowire thermoelectric cooler and a design guideline for on-chip cooling applications[J]. J Electron Mater, 2013, 42(7): 1476–1481.
- [64] TRUNG N H, VAN TOAN N, ONO T. Fabrication of  $\pi$ -type flexible thermoelectric generators using an electrochemical deposition method for thermal energy harvesting applications at room temperature[J]. J Micromech Microeng, 2017, 27(12): 125006.
- [65] LI S, LIU J L, DING L, et al. Active thermal management of high-power LED through chip on thermoelectric cooler[J]. IEEE Trans Electron Devices, 2021, 68(4): 1753–1756.
- [66] ZHAO L H, LIU D, FENG J H, et al. Simultaneous optimization of cooling temperature difference and efficiency for multi-stage thermoelectric device[J]. Appl Energy, 2024, 373: 123878.
- [67] GONG T R, LI L H, SHI M L, et al. A novel cascaded thin-film thermoelectric cooler for on-chip hotspot cooling[J]. Appl Therm Eng, 2023, 231: 120968.
- [68] NIE X L, JIANG H L, SANG X H, et al. Numerical simulation and structural optimization of multi-stage planar thermoelectric coolers[J]. Phys Status Solidi A, 2020, 217(22): 2000248.
- [69] SU Y, LU J B, HUANG B L. Free-standing planar thin-film thermoelectric microrefrigerators and the effects of thermal and electrical contact resistances[J]. Int J Heat Mass Transf, 2018, 117: 436–446.
- [70] GONCALVES L M, ROCHA J G, COUTO C, et al. Fabrication of flexible thermoelectric microcoolers using planar thin-film technologies[J]. J Micromech Microeng, 2007, 17(7): S168–S173.
- [71] ZHANG B H, ZHU W, CAO L L, et al. Toward reduced interface contact resistance: Controllable surface energy of Sb<sub>2</sub>Te<sub>3</sub> films *via* tuning the crystallization and orientation[J]. ACS Appl Mater Interfaces, 2022, 14(8): 10955–10965.
- [72] SU Y, LU J B, VILLAROMAN D, et al. Free-standing planar thermoelectric microrefrigerators based on nano-grained SiGe thin films for on-chip refrigeration[J]. Nano Energy, 2018, 48: 202–210.
- [73] ELIBOL E A. Performance analysis of a refrigeration system integrated with a thermoelectric cooler and microchannels in terms of heat transfer using a hybrid nanofluid[J]. Appl Therm Eng, 2024, 250: 123465.
- [74] RAZEEB K M, DALTON E, CROSS G L W, et al. Present and future thermal interface materials for electronic devices[J]. International Mater Rev, 2018, 63(1): 1–21.
- [75] CHEN W, BOTTOMS W R. Heterogeneous integration roadmap[C]// 2017 International Conference on Electronics Packaging (ICEP). Yamagata, Japan. IEEE, 2017: 302–305.
- [76] GONG T R, WU Y J, LI J T, et al. A system level optimization of on-chip thermoelectric cooling *via* Taguchi-Grey method[J]. Appl Therm Eng, 2022, 214: 118845.
- [77] SIDDIQUE A R M, MURESAN H, MAJID S H, et al. An adjustable closed-loop liquid-based thermoelectric electronic cooling system for variable load thermal management[J]. Therm Sci Eng Prog, 2019, 10: 245–252.
- [78] SUN X Q, ZHANG L F, LIAO S G. Performance of a thermoelectric cooling system integrated with a gravity-assisted heat pipe for cooling electronics[J]. Appl Therm Eng, 2017, 116: 433–444.
- [79] CONG B, KONG Y M, YE Y X, et al. A combined solution of thermoelectric coolers and microchannels for multi-chip heat dissipation with precise temperature uniformity control[J]. Appl Therm Eng, 2023, 219: 119370.
- [80] BELARBI A A, BERIACHE M, SIDIK N A C, et al. Experimental investigation on controlled cooling by coupling of thermoelectric and an air impinging jet for CPU[J]. Heat Transf, 2021, 50(3): 2242–2258.
- [81] GUPTA P, TANWAR A, HE X Y, et al. Substrate integrated micro-thermoelectric coolers in glass substrate for next-generation photonic packages[J]. J Opt Microsyst, 2024, 4(1): 011006.
- [82] Google LLC. Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages[P]. US Patent, 10,504,816 B2. 2019–12–10.

## Application of Thermoelectric Cooling on Chip Thermal Management

LU Yao<sup>1</sup>, FAN Xinyue<sup>1</sup>, LUO Jie<sup>1</sup>, LIU Wenjing<sup>1</sup>, ZHAO Lidong<sup>2</sup>

(1. School of Microelectronics, Southern University of Science and Technology, Shenzhen 518000, Guangdong, China; 2. School of Materials Science and Engineering, Beihang University, Beijing 100191, China)

### Extended Abstract

The exponential explosive growth in transistor density enhances chip performance, while introducing significant thermal management challenges based on the Moore law. Effective thermal management is critical to maintaining chip performance and preventing damage in high-power-density systems. Conventional passive cooling, such as heat sinks and thermal interface materials,

struggle to address the transient and localized heat flux in modern chips. It is thus necessary to develop innovative cooling solutions beyond conventional techniques. Thermoelectric cooling (TEC), based on the Peltier effect, stands out due to its precise temperature control, rapid thermal response, and high reliability. Furthermore, its adaptability to complex and uneven thermal profiles renders it particularly effective in managing localized hotspots in high-performance chips. However, realizing the full potential of TEC requires the development on material design, device integration as well as system-level optimization.

This review represents the foundational principles of thermoelectrics (TEs) and analyzes the theoretical formulations pertaining to maximum heat dissipation power and cooling coefficient. It highlights that chip-level TEC differs from conventional goals, prioritizing a high the dimensionless figure of merit and a low thermal conductivity. Instead, chip applications require a balance between the relatively high thermal conductivity and elevated power factor to facilitate efficient heat dissipation. This review evaluates mainstream TE materials, including bismuth telluride-based materials, selenide based-materials, and magnesium based-alloys, alongside promising emerging materials such as Heusler alloys and magnon-drag metals. Some fabrication strategies, including nanostructure design, doping, and interface engineering, are emphasized.

Except for materials, device design is critical for chip thermal management. TEC encounters commercialization challenges due to the need for ultra-thin (*i.e.*,  $<50\ \mu\text{m}$ ) film structures directly attached to chip hotspots. Optimizing the geometric dimensions of TE legs (*i.e.*, n-type and p-type material width ratios) and modular layouts enables efficient localized cooling, while minimizing interfacial thermal resistance and electrical losses. Devices must also handle high heat flux densities ( $>1000\ \text{W}/\text{cm}^2$ ) and provide millisecond-scale thermal responses. Two primary micro-TEC architectures including out-of-plane and in-plane TE devices are examined. Note that multi-stage module configurations can significantly improve cooling performance *via* reducing cold-side temperatures and enhancing heat extraction efficiency.

For the encapsulation architectures, two-dimensional (2D) and three-dimensional (3D) architectures with system-level optimization of thin-film TECs are explored. Integrating TEC with liquid cooling or heat pipes address the constraints of single method, thus providing effective solutions for both hotspot cooling and uniform heat dissipation. For instance, TE modules can decrease the cold-end temperature in liquid cooling systems or provide localized cooling in heat pipe setups, thereby ensuring optimal thermal distribution. As chip designs increasingly trend towards higher integration and miniaturization, the scalability and compactness of TE modules become critical. Advances in nanotechnology, 3D integration, and composite materials propel the development of ultra-thin, high-power-density TE modules that seamlessly integrate into chip architectures. Innovations in cost-effective manufacturing and material reliability are also essential for advancing commercialization and long-term sustainability.

**Summary and Prospects** TEC technology offers precise temperature control, addressing challenges like localized hotspots and complex heat flows in high-power-density chips, which is a key technology for sustainable and high-efficiency thermal management. However, the existing researches still face significant challenges in achieving the ultra-thin designs and high-efficiency required for modern chip architectures. The ability to manage transient high heat flux while maintaining scalability and cost-efficiency remains a concern. Future efforts should focus on the balance of cost, durability, and TE properties of materials through nanoengineering, doping, and interface engineering to enhance their performance. In terms of device design, optimizing multi-stage architectures and achieving miniaturization alongside intelligent functionalities will enable more efficient heat dissipation. These improvements are indispensable for catering to the increasing demands of high-power chips. At the system level, the integration of TEC with liquid cooling or heat pipes will enhance overall thermal management efficiently. The incorporation of TE generation provides new opportunities for constructing sustainable and energy-efficient cooling systems. With continued innovation in materials preparation, device design, and system integration, TEC may pave a way for efficient, reliable, and scalable solutions for the next generation of electronic systems.

**Keywords** thermoelectrics; chips; semiconductor materials; thin-film devices; thermal management

※ ※ ※ ※ ※ ※ ※ ※ ※ ※ ※



逯瑶, 南方科技大学深港微电子学院助理教授(PI), 博士生导师。主要研究领域包括新型能源转换技术、自供能柔性电子及面向芯片散热的热电制冷技术等。迄今以第一作者/通讯作者在 *Nat. Nanotech.* (ESI highly cited), *Energy Environ. Sci.* (ESI highly cited, hot paper), *Mater. Today Phys.* 等期刊发表 SCI 论文 30 余篇, 授权国家发明专利 7 项, 编写 1 本英文专著的章节。主持包括国家自然科学基金青年项目、博士后创新人才支持计划、博士后科学基金面上项目、广东省基础与应用基础区域联合基金、深圳市优秀科技创新人才培养项目及开放课题等 10 余项。担任 *Materials Lab*, *Rare Metals*, *Materials Futures* 等期刊青年编委。



赵立东, 北京航空航天大学教授, 材料科学与工程学院院长, 博士生导师。研究兴趣为开发宽温域高效温差发电和热电制冷材料。先后获得了国家级青年人才、北京市师德先锋、国际热电机学会青年科学家、北京市杰出青年基金、北京市优秀研究生指导教师、国家杰出青年基金、国家级人才特聘教授、科睿唯安全球高被引学者(2019—至今)、科学探索奖、何梁何利科技创新奖。已在 *Nature*、*Science* 等期刊上发表重要论文 350 余篇, 被引用 4 万余次, H 因子 95。国家重点研发计划、国自然探索类专项等项目负责人。担任 *Materials Lab* 期刊创刊编辑。